



DEPARTAMENTO DE CIENCIAS DE LA COMPUTACIÓN
ESCUELA DE INGENIERÍA
PONTIFICIA UNIVERSIDAD CATÓLICA DE CHILE

IIC2343 - Arquitectura de Computadores (I/2026)

Ayudantía 13 - Coherencia de Caché

Ayudantes: Alberto Maturana (alberto.maturana@uc.cl), Mario Rojas (mario.denzel@estudiante.uc.cl), Ignacio Gajardo (gajardo.ignacio@uc.cl)

Pregunta 1: Preguntas conceptuales

- (a) [P4(d) - I3 2024'1] Una variación del protocolo MESI de coherencia de caché es el protocolo MSI (sin el estado *Exclusive*). ¿Qué ventaja tiene tener el estado *Exclusive*? Y ¿cómo se hace cargo el protocolo MSI de no tener el estado *Exclusive*? Responde de manera clara, precisa y breve.
- (b) En arquitecturas multiprocesador con memoria compartida, utilizar una política de escritura *write-through* en las memorias caché evitaría problemas graves de coherencia. Si esto es así, ¿por qué los sistemas modernos optan por utilizar protocolos complejos de coherencia basados en la política *write-back*? Responde de manera concisa.

Pregunta 2: Coherencia caché [P6(d) - Examen 2023'1]

Suponga que posee una arquitectura MIMD de memoria compartida con 2 CPU que poseen su propia caché y que siguen el protocolo MESI para asegurar consistencia. La memoria contiene los siguientes datos de variables y las CPU0 y CPU1 ejecutan los siguientes programas:

Dirección	<i>Label</i>	Valor
0x00	i	1
0x01	arr	1
0x02		10

```
// CPU0      // CPU1
MOV B,(i)     MOV A,(arr)
MOV A,(arr)   MOV B,arr
ADD B,A       ADD B,A
SHR A,A       MOV (B),A
MOV (B),A     NOP
```

Asumiendo que cada dirección se almacena en una línea distinta, indique el estado de cada línea de la caché (M/E/S/I) para cada iteración completando la tabla adjunta, asumiendo que todas las líneas parten en estado I:

Instrucción	CPU0			CPU1		
	i	arr[0]	arr[1]	i	arr[0]	arr[1]
1						
2						
3						
4						
5						

Pregunta 3: Coherencia caché [P2 - I3 2025'2]

Suponga que posee una arquitectura MIMD de memoria compartida con 3 CPU que poseen su propia caché y que siguen el protocolo MESI para asegurar consistencia. La memoria contiene los siguientes datos de variables; mientras que CPU0, CPU1 y CPU2 ejecutan los siguientes programas:

Dirección	<i>Label</i>	Valor
0x00	var	0
...	...	...
0xFD		0
0xFE		0
0xFF		0

// CPU0	// CPU1	// CPU2
MOV B, 1	MOV B, 253	MOV A, 1
PUSH B	MOV (var), B	MOV B, 2
MOV A, (var)	PUSH B	POP A
ADD A, 1	POP B	
MOV B, A		PUSH B
MOV (B), B	MOV B, (B)	PUSH B

Asumiendo que cada dirección se almacena en una línea distinta, y que el contador SP posee un valor inicial igual a 255 en **todas** las CPU, indique el estado de cada línea de las caché (M/E/S/I) para cada ciclo completando la tabla adjunta, asumiendo que todas las líneas parten en estado I (ciclo 0):

[illegible]

Feedback ayudantía

Escanee el QR para entregar feedback sobre la ayudantía.

